DRIVING METHOD FOR SOLID-STATE IMAGE PICKUP DEVICE

Publication number: JP10178588

Publication date:

1998-06-30

Inventor:

TANABE AKITO

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

H01L27/148; H04N3/15; H04N5/335; H01L27/148;

H04N3/15; H04N5/335; (IPC1-7): H04N5/335;

H01L27/148

- European:

H04N3/15F; H01L27/148A2; H01L27/148A2S;

H01L27/148C4; H01L27/148M

Application number: JP19960338432 19961218

Priority number(s): JP19960338432 19961218

Also published as:


US6445414 (B1) US2002057356 (A CN1191386 (A)

CN1097315C (C)

Report a data error he

Abstract of **JP10178588**

PROBLEM TO BE SOLVED: To prevent the reset drain voltage of an output from being high even though the read potential of a photodiode becomes high by making the signal potential of a vertical charge transfer channel of a terminal part that is far from a horizontal register at the time of transferring the signal charge lower than when the signal potential is read. SOLUTION: Channel potential of a 1st terminal part which is far from a horizontal register of a vertical resistive gate charge transfer element is higher than the potential of a on state of a 1st transfer gate 106. After signal charge that is accumulated in each photodiode 101 is read to the vertical resistive gate charge transfer element, the gate 106 is turned off. The channel potential of the 1st terminal part of the vertical resistive gate charge transfer element is lower than when signal charge is read from the photodiode 101, higher than the off potential of the gate 106 and lower than the channel potential of a 2nd terminal part which is near the horizontal register, and the signal charge is transferred to an accumulating gate 109.





(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-178588

(43)公開日 平成10年(1998) 6月30日

(51) Int.Cl. ⁶	(51)	Int.	Cl. ⁶
---------------------------	------	------	------------------

證別記号

FΙ

H04N 5/335 H01L 27/148 H 0 4 N 5/335

F

H01L 27/14

В

審査請求 有 請求項の数3 OL (全 11 頁)

(21)出願番号

(22)出願日

特願平8-338432

平成8年(1996)12月18日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 田邊 顕人

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 若林 忠

(54) 【発明の名称】 固体撮像素子の駆動方法

(57)【要約】

【課題】 フォトダイオード (PD) の読出し電位が高くなっても出力のリセットドレイン電圧が高くならない、または、駆動パルスの振幅が大きくならない垂直抵抗性ゲート電荷転送素子 (VRGCTD) を持つ固体撮像素子の駆動方法。

【解決手段】 二次元に配列されたPDに蓄積された信号電荷をトランスファーゲート(TG)を介して複数のVRGCTDで垂直方向に複数の蓄積ゲートへ転送して蓄積し、更に水平レジスタ(HR)に転送し、HRを経て信号電荷を電圧に変換する固体撮像素子において、VRGCTDの、HRから遠い端部の電位を、TGのオン状態の電位よりも高くして、PDに蓄積された信号電荷をVRGCTDに読み出した後、TGをオフし、VRGCTDの端部の電位を、PDから信号電荷を読み出す時よりも低く、かつTGのオフ電位よりも高く、かつHRに近い端部の電位よりも低くして、信号電荷を蓄積ゲートまで転送する。



【特許請求の範囲】

【請求項1】 二次元に配列されたフォトダイオードと、各フォトダイオードに蓄積された信号電荷の転送を受けこれを垂直方向に転送する複数の垂直抵抗性ゲート電荷転送素子と、前記フォトダイオードと垂直抵抗性ゲート電荷転送素子の間に配置され、フォトダイオードに蓄積された信号電荷の垂直抵抗性ゲート電荷転送素子への転送を制御する第1のトランスファーゲートと、前記垂直抵抗性ゲート電荷転送素子の後段に配置され、該垂直抵抗性ゲート電荷転送素子の後段に配置され、該垂直抵抗性ゲート電荷転送素子より転送されてきた信号電荷を蓄積する複数の蓄積ゲートと、前記複数の蓄積ゲートに蓄積されている信号電荷を受けこれを水平方向に転送する水平レジスタと、前記水平レジスタの後段に配置され、該水平レジスタから転送されて信号電荷を電圧に変換する出力部と、を少なくとも有する固体撮像素子において、

前記垂直抵抗性ゲート電荷転送素子の、前記水平レジスタから遠い第1の端部のチャネル電位を、前記第1のトランスファーゲートのオン状態の電位よりも高くして、各フォトダイオードに蓄積された信号電荷を前記垂直抵抗性ゲート電荷転送素子に読み出した後、前記第1のトランスファーゲートをオフし、前記垂直抵抗性ゲート電荷転送素子の第1の端部のチャネル電位を、フォトダイオードから信号電荷を読み出す時よりも低く、かつ前記水平レジスタに近い第2の端部のチャネル電位よりも低くして、信号電荷を前記蓄積ゲートまで転送することを特徴とする固体撮像素子の駆動方法。

【請求項2】 前記垂直抵抗性ゲート電荷転送素子の、前記水平レジスタから遠い第1の端部のチャネル電位を、前記第1のトランスファーゲートのオン状態の電位よりも高く、かつ前記水平レジスタに近い第2の端部のチャネル電位と同じにして、各フォトダイオードに蓄積された信号電荷を前記垂直抵抗性ゲート電荷転送素子に読み出すことを特徴とする請求項1に記載の固体撮像素子の駆動方法。

【請求項3】 前記垂直抵抗性ゲート電荷転送素子と前記蓄積ゲートの間に第2のトランスファーゲートを配置し、前記垂直抵抗性ゲート電荷転送素子の、前記水平レジスタから遠い第1の端部のチャネル電位を、前記第1のトランスファーゲートのオン状態の電位よりも高くし、かつ前記第2のトランスファーゲートをオフし、各フォトダイオードに蓄積された信号電荷を前記垂直抵抗性ゲート電荷転送素子に読み出した後第2のトランスファゲートをオンして信号電荷を前記蓄積ゲートまで転送することを特徴とする請求項1に記載の固体撮像素子の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は抵抗性ゲート電荷転 50

送素子を有する固体撮像素子の駆動方法に関する。 【0002】

【従来の技術】現在、固体撮像素子として主にインターライン型の電荷結合素子(IT-CCD)が用いられている。このIT-CCDでは、フォトダイオード列に隣接して多数の転送電極で構成される垂直CCDがあり、全部または1つ置きのフォトダイオードに蓄積された信号電荷を垂直CCDに同時に読みだしている。そして、転送電極に転送パルスを印加することで、信号電荷を垂直CCD端にある水平CCDに転送している。

【0003】このIT-CCDでは、全部または1つ置きのフォトダイオードに蓄積された信号電荷を蓄積できるだけの容量が垂直CCDに必要で、セルの縮小に伴いフォトダイオードの容量を確保することが困難になってくる。

【0004】この問題を解決する方法として、多数の転送電極で構成された垂直CCDの代わりに、1つの抵抗性ゲートで構成された垂直電荷転送素子を用いた固体撮像素子が考案されている。(Hyndrik Heyns et al. "The Resistive Gate CTD Area-Image Sensor"、IEEE Transaction on Electron Devices、Vol.ED-25、No.2、pp. 135-139、1978.)この固体撮像素子では、抵抗性ゲートの両端に定電位差を与えて電荷転送チャネルを傾斜させ、信号電荷を転送する。各フォトダイオードの転送は行毎に行なわれるので、1本の垂直電荷転送素子は1つのフォトダイオードの信号電荷のみを転送すればよい。従って垂直電荷転送素子の容量を小さくすることができ、その分フォトダイオードの容量を大きくすることができる。以下、この固体撮像素子について詳しく説明する。

【0005】図10は垂直抵抗性ゲート電荷転送素子を 用いた固体撮像素子を示す平面図である。フォトダイオ ード1は、窓の開いた表面チャネルのMOS型でp型シ リコン上に絶縁膜を介してポリシリコンからなる蓄積電 極4が形成されている。蓄積電極に正の電圧を印加して 電位井戸を形成し、そこに蓄積電極の上下領域で光生成 した信号電荷を蓄積する。フォトダイオード列に隣接し て垂直抵抗性ゲート電荷転送素子が形成され、これはP 型シリコン中のnウェルで形成された電荷転送チャネル 2と、その上に絶縁膜を介して高抵抗なポリシリコンか らなる抵抗性ゲート3から構成される。垂直シフトレジ スタ5でフォトダイオード行を選択して、フォトダイオ ード行に蓄積された信号電荷を電荷転送チャネル2に読 み出す。抵抗性ゲートの両端に定電位を与える電圧RG - 及びRG+ を印加して、電荷転送チャネル2のチャネ ル電位を傾斜させ、信号電荷を水平CCD11の方向へ 転送する。この例では電子が信号電荷であり、抵抗性ゲ ート端のうち水平CCDに近い方に与える電圧を遠い方 の端よりも高くする。垂直抵抗性ゲートと水平CCDの 間にそれぞれゲートTGA8、TGB10で隔てられて 蓄積ゲート9があり、TGAをオン、TGBをオフして、垂直抵抗性ゲート下の電荷転送チャネルを転送されて来た信号電荷を蓄積ゲート9に蓄積する。次の水平帰線期間にTGBをオン、蓄積ゲートをオフして、信号電荷を蓄積ゲート9から水平CCDへと転送し、水平電荷転送期間に水平CCDで信号電荷を出力12まで転送して、電圧に変換して出力する。この他、フォトダイオードに蓄積された余剰電荷を掃き出すために、垂直抵抗性ゲート電極下端に電荷転送チャネル2を分岐させ、ブルーミング抑制ゲート7及びブルーミング抑制ドレイン6が形成されている。

【0006】図11及び図12は画素の構成を説明する ための、それぞれ平面図及び図11中のD-D'断面図 である。p型シリコン15にp+ チャネルストップ14 を形成し、フォトダイオードと電荷転送チャネルを分離 する。電荷転送チャネルはnウェル13で構成され、そ の上に酸化膜17を介してポリシリコンからなる垂直抵 抗性ゲート3を形成する。垂直抵抗性ゲート上に酸化膜 18を形成した後に、ポリシリコンから成る蓄積電極4 を形成する。フォトダイオードは p型シリコン上に酸化 膜17を形成した構造で、受光領域は平面図で蓄積電極 の上下の空乏化している領域である。フォトダイオード で光電変換された信号電荷は、蓄積電極 4 下の表面チャ ネル型電位井戸に蓄積される。蓄積電極4上に酸化膜1 9を形成した後、アルミニウム等からなる遮光膜 16を 形成して、光が垂直電荷転送チャネルに入射することを 防止している。信号電荷を読み出すために、蓄積電極 4 下に p+ チャネルストップ14を含むように n ウェル1 3を形成する。この部分のチャネルは埋め込み型でその .チャネル電位は 2 V程度に設計され、フォトダイオード に蓄積された信号電荷は、図12中の矢印20のように 電荷転送チャネルに読み出される。

【0007】図13(a)、(b) は垂直抵抗性ゲート 電荷転送素子を説明するための、それぞれ図10中のC -C'断面図及びチャネル電位分布図である。p型シリ コン15中にnウェル13を形成し、その上に酸化膜1 7を介して1層目のポリシリコンからなる垂直抵抗性ゲ ート3、蓄積ゲート9及び水平CCD電極25、さらに 酸化膜18を介して2層目のポリシリコンからなるTG A8及びTGB10を形成する。垂直抵抗性ゲートの両 40 端に定電位差を与える電圧RG- とRG+ を印加して、 転送チャネルのチャネル電位を傾斜させる。電圧RG+ を電圧RG-よりも高くすることで、矢印で示したよう に水平CCD方向へ信号電荷21を転送する。垂直抵抗 性ゲート電荷転送素子のチャネル長が4mm、両端での チャネル電位差が10Vの場合、約20μsで電荷パケ ットを100%転送することができる。この時間はNT SC方式のテレビジョン方式での1水平走査時間63. 5μsに比べて十分に小さい。TGA8をオン、TGB 10をオフして、垂直抵抗性ゲート電荷転送素子を転送 50

されてきた信号電荷を蓄積ゲート9下に蓄積する。次の水平帰線期間にTGBをオン、蓄積ゲートをオフして、信号電荷を蓄積ゲート9下から水平CCDへと転送し、水平電荷転送期間に水平CCDで信号電荷を出力12まで転送して、電圧に変換して出力する。

【0008】図14は、図10に示した垂直抵抗性ゲート電荷転送素子を用いた固体撮像素子の駆動方法を説明するための図である。蓄積電極に印加するパルスを ϕ STE、ブルーミング抑制ゲートに印加するパルスを ϕ STG、垂直電荷転送チャネルと接続されている水平CCDの電極に印加するパルスを ϕ H、TGA及びTGBに印加されるパルスをそれぞれ ϕ TGA及び ϕ TGB、あるフォトダィオード行を選択するために蓄積電極に更に印加するパルスを ϕ Selectとする。

【0009】期間T1でTGBをオンし、蓄積ゲートの 電位を低くすることで、前の水平帰線期間で読み出され 蓄積ゲートに蓄積されている、フォトダイオード行の信 号電荷を水平CCDに転送する。時刻T2でゅSele c t でマイナス方向の電圧パルスを蓄積電極に印加する ことで、次の1水平ラインのフォトダイオード行に蓄積 された信号電荷を、対応する垂直電荷転送チャネルに読 み出すとともに、ブルーミング抑制ゲートをオフし、T GAをオンする。期間T3で水平CCDを駆動し、前フ ォトダイオード行の信号電荷を出力へ転送し電圧に変換 して出力する。この間、垂直電荷転送チャネルに読み出 された信号電荷は、垂直抵抗性ゲートで形成された電位 勾配により蓄積ゲートまで転送される。全信号電荷が蓄 積ゲートに転送された後、時刻T4でブルーミング抑制 ゲートをオン、TGAをオフする。これと同時にφST Eで蓄積電極の電位を時刻T2の時よりも減少させ、フ ォトダイオードの電位井戸の容量を減少させることで、 各フォトダイオードに蓄積されている余剰電荷を垂直電 荷転送チャネルに掃き出す。余剰電荷は前述した信号電 荷と同様に転送され、ブルーミング抑制ゲートを通って ブルーミング抑制ドレインから掃き出される。時刻 T 5 で蓄積電極の電位を時刻T2の値にもどし、フォトダイ オードで発生する光生成電荷の蓄積動作を継続する。蓄 積ゲート下に蓄積されている信号電荷は、前述したよう に次の水平帰線期間の期間T6に水平CCDに転送さ れ、時刻T7から水平CCDで出力へ転送される。

[0010]

【発明が解決しようとする課題】図14に示した駆動方法では、ブルーミング抑制動作を行なうために、水平電荷転送期間に駆動パルスが印加されるので、出力波形にそのパルスが飛び込むという欠点がある。

【0011】この欠点は、例えば現在広く用いられている縦型オーバーフロードレインを有するフォトダイオードを用い、ブルーミングを起こす余剰電荷をフォトダイオードから基板に捨てることで解決することができる。

しかしこのフォトダイオードの読み出し電位は、従来例での表面チャネルのMOS型と比較し高く、フォトダイオードの容量拡大や感度向上を図るとさらに高くなる。従って、従来例のように垂直抵抗性ゲートに定電位を与え、垂直電荷転送チャネルの電位をフォトダイオードの読み出し電圧が高くなるに従って、蓄積ゲート下あるいは水平CCDのチャネル電位が高くなるに分って、蓄積がしている。これらの電位が高くなると最終的に出力のリセットドレインの電圧が高くなるという欠点となる。一方、リセットドレインの電圧が高くならないような駆動を考えると、蓄積ゲートや水平CCD電極等に印加するパルスの振幅が大きくなるという欠点となる。

【0012】本発明は、上述の課題に鑑み、フォトダイオードの読み出し電位が高くなっても出力のリセットドレイン電圧が高くなったり、駆動パルスの振幅が大きくなるという欠点が生じない、垂直抵抗性ゲート電荷転送素子を有する固体撮像素子の駆動方法を提供することを目的とする。

[0013]

【課題を解決するための手段】上記目的を達成するため に、本発明によれば、二次元に配列されたフォトダイオ ードと、各フォトダイオードに蓄積された信号電荷の転 送を受けこれを垂直方向に転送する複数の垂直抵抗性ゲ 一ト電荷転送素子と、前記フォトダイオードと垂直抵抗 性ゲート転送素子の間に配置され、フォトダイオードに 蓄積された信号電荷の垂直抵抗性ゲート電荷転送素子へ の転送を制御する第1のトランスファーゲートと、前記 垂直抵抗性ゲート電荷転送素子の後段に配置され、該垂 直抵抗性ゲート電荷転送素子より転送されてきた信号電 30 荷を蓄積する複数の蓄積ゲートと、前記複数の蓄積ゲー トに蓄積されている信号電荷を受けこれを水平方向に転 送する水平レジスタと、前記水平レジスタの後段に配置 され、該水平レジスタから転送されて信号電荷を電圧に 変換する出力部と、を少なくとも有する固体撮像素子に おいて、前記垂直抵抗性ゲート電荷転送素子の、前記水 平レジスタから遠い第1の端部のチャネル電位を、前記 第1のトランスファーゲートのオン状態の電位よりも高 くして、各フォトダイオードに蓄積された信号電荷を前 記垂直抵抗性ゲート電荷転送素子に読み出した後、前記 第1のトランスファーゲートをオフし、前記垂直抵抗性 ゲート電荷転送素子の第1の端部のチャネル電位を、フ オトダイオードから信号電荷を読み出す時よりも低く、 かつ前記第1のトランスファーゲートのオフ電位よりも 高く、かつ前記水平レジスタに近い第2の端部のチャネ ル電位よりも低くして、信号電荷を前記蓄積ゲートまで 転送することを特徴とする固体撮像素子の駆動方法が提 供される。

【0014】また、前記垂直抵抗性ゲート電荷転送素子の、前記水平レジスタから遠い第1の端部のチャネル電 50

位を、前記第1のトランスファーゲートのオン状態の電位よりも高く、かつ前記水平レジスタに近い第2の端部のチャネル電位と同じにして、各フォトダイオードに蓄積された信号電荷を前記垂直抵抗性ゲート電荷転送素子に読み出すことを特徴とする。

【0015】更に、前記垂直抵抗性ゲート電荷転送素子と前記蓄積ゲートの間に第2のトランスファーゲートを配置し、前記垂直抵抗性ゲート電荷転送素子の、前記水平レジスタから遠い第1の端部のチャネル電位を、前記第1のトランスファーゲートのオン状態の電位よりも高くし、かつ前記第2のトランスファーゲートをオフし、各フォトダイオードに蓄積された信号電荷を前記垂直抵抗性ゲート電荷転送素子に読み出した後第2のトランスファゲートをオンして信号電荷を前記蓄積ゲートまで転送することを特徴とする。

【0016】本発明の固体撮像素子の駆動方法によれば、垂直抵抗性ゲート電荷転送素子で信号電荷を転送する時に、水平レジスタから遠い端部の垂直電荷転送チャネルのチャネル電位を、信号電荷を読み出す時よりも低くできるので、蓄積ゲートや水平レジスタ電極の駆動振幅を大きくすることなく、出力のリセットドレイン電圧を低くできる。一方、出力のリセットドレイン電圧及び蓄積ゲートや水平レジスタ電極の駆動振幅を一定とした時には、垂直抵抗性ゲート電荷転送素子の電荷転送チャネルの勾配を大きくすることができ、フレームレートを高めることができる。

[0017]

【発明の実施の形態】次に本発明の実施例について図面 を参照して説明する。

【0018】図1は本発明の固体撮像素子の駆動方法を 適用する固体撮像素子の概略平面図である。フォトダイ オード101は縦型オーバーフロードレイン構造を持 ち、ブルーミング抑制も行なう。このフォトダイオード が二次元に配置され、各フォトダイオード列に対応して 垂直抵抗性ゲート電荷転送素子が形成される。これは、 pウェル中のnウェルに形成された電荷転送チャネル1 02と、その上に絶縁膜を介して高抵抗なポリシリコン からなる垂直抵抗性ゲート103から構成される。垂直 電荷転送チャネルはトランスファーゲート106を介し てフォトダイオードと接続され、トランスファーゲート はトランスファーゲート電極104で制御される。トラ ンスファーゲート電極に制御パルスを印加し、フォトダ イオード行を選択するための垂直シフトレジスタ105 があり、フォトダイオード行に蓄積された信号電荷を垂 直電荷転送チャネルに読み出す。垂直抵抗性ゲートの両 端に電位パルスを印加する手段を有し、垂直電荷転送チ ャネルのチャネル電位を傾斜させ、電荷を水平CCD1 11の方向へ転送する。垂直抵抗性ゲート端には転送さ れてきた信号電荷を蓄積するための蓄積ゲート109が あり、水平CCD111とは垂直最終ゲート110を介 して接続され、水平帰線期間に信号電荷を水平CCDに 転送する。水平CCD端には出力112があり、水平電 荷転送期間に水平CCDで転送された信号電荷を電圧に 変換して出力する。

【0019】図2は、画素の構成を説明するための、図 1中のA-A'断面図である。n型シリコン123に第 1のpウェル115を形成する。垂直抵抗ゲート電荷転 送素子は、この第1のpウェル中に形成された第2のp ウェル121とその上の第1のnウェル113からなる 垂直電荷転送チャネルと、さらにその上に酸化膜117 を介して形成された1層目のポリシリコンからなる垂直 抵抗性ゲート103から構成される。トランスファーゲ ートは、フォトダイオードと垂直電荷転送チャネル間の pウェル115であり、その上に酸化膜117を介して 形成された2層目のポリシリコンからなるトランスファ ーゲート電極104で制御される。フォトダイオード は、第1のpウェル中に形成された第2のnウェル12 2とその上のp+ チャネルストップ114と接続された p+ 層124で構成される。トランスファーゲート電極 104上に酸化膜119を形成した後、アルミニウム等 の金属膜で遮光膜116を形成して、光が垂直電荷転送 チャネルに入射することを防止している。フォトダイオ ードの深さ方向のドーパントの分布を適切にすること で、所望する電圧で完全空乏化し、またpウェルの電位 を調整することで以下のように縦型オーバーフロードレ インを実現できる。光生成した電荷は第2 n ウェルに形 成された電位井戸に第1 p ウェルに形成される電位障壁 まで蓄積される。その障壁の電位をトランスファーゲー トのオフ電位よりも高くして、過剰に光生成した電荷は 電位障壁を越えて基板のnシリコンに流れ、素子の外に 掃き出す。

【0020】図3は垂直抵抗性ゲート電荷転送素子を説 明するための、図1中のB-B'断面図である。n型シ リコン123中に第1のpウェル115、第2のpウェ ル121、第1のnウェル113を形成し、その上に酸 化膜117を介して1層目のポリシリコンからなる蓄積 ゲート109及び水平CCD電極125、さらに酸化膜 118を介して2層目のポリシリコンからなる垂直抵抗 性ゲート103及び垂直最終ゲート110を形成する。 垂直抵抗性ゲートの両端には電位パルス o R G 1 及び o RG2を与える手段を有する。垂直抵抗性ゲートに電位 差を与えることを考えると、その抵抗が大きい方が消費 電流が小さくなるが、その電位をパルスで与えることを 考えると抵抗が大きいと応答速度が大きくなる。したが って、駆動波形に最適な抵抗値が存在する。垂直抵抗性 ゲートの消費電流と応答速度の一例を以下に示す。垂直 抵抗性ゲート電極をポリシリコンで形成する場合、リン 拡散等の手法によって抵抗率2mQ・cm程度を得るこ とができる。幅1 μm、長さ4 mm、厚さ0. 4 μmの 寸法の垂直抵抗性ゲートの抵抗は200kΩであり、1 0 V の電位差で 1 つ当たり 5 0 μ A の電流が流れる。ゲート酸化膜厚を 7 0 n mとすると、垂直抵抗性ゲートの容量は約 2 p F である。したがって、時定数は約 0. 4 μ S で、パルスの立ち上がり及び立ち下がり時間は約 0. 9 μ S となる。ポリシリコンの寸法や抵抗率、ゲート絶縁膜の種類や膜厚等を変化させることで、約 6 \sim 1 μ S 0 水平帰線期間内の駆動波形に最適な値を設計することができる。

【0021】図4は本発明の一実施例の固体撮像素子の 駆動方法を説明するための図である。垂直抵抗性ゲート の両端に印加するパルスの内、水平CCDから遠い方を φRG1、近い方をφRG2、あるフォトダイオード行 のトランスファーゲート電極に印加するパルスを ϕ T r、蓄積ゲート及び垂直最終ゲートに印加するパルス を、それぞれ φ S T G 及び φ V L G とする。垂直電荷転 送チャネルと接続されている、水平CCDの電極に印加 するパルスをφHとする。上記各パルスは高電位と低電 位の2値パルスであり、それぞれの電位をVHおよびV Lと電極名で表わしている。φRG1の高電位VH、R G1は、φRG2の低電位VL、RG2よりも低電位と なっている。それ以外のパルスの電位は以下で説明する 駆動方法で、電荷の蓄積及び移動が可能な電位に設定さ れる。その値は電極下の不純物分布に依存する。また図 5は図4の時刻T2、T4、T6及び期間T7での、図 3に示した断面のチャネル電位分布図である。

【0022】まず期間T1でφVLGに高電位VH、V LGを印加して垂直最終ゲートをオンし、φSTGに低 電位VL、STGを印加して蓄積ゲートの電位を低くす ることで、前の水平帰線期間で読み出され蓄積ゲートに 蓄積されている、前のフォトダイオード行の信号電荷を 水平CCDに転送する。次に時刻T2でφRG1を高電 位VH、RG1とし、水平CCDから遠い垂直電荷転送 チャネルのチャネル電位を、オン時のトランスファーゲ ートの電位よりも高くするとともにφRG2を高電位V H、RG2とする。VH、RG1はVH、RG2よりも 低電位であるので、図5に示すように時刻T2で垂直電 荷転送チャネルのチャネル電位が傾斜する。期間T3で φ Τ r が印加されるあるフォトダイオード行のトランス ファーゲートをオンして、このフォトダイオード行に蓄 積された信号電荷を、対応する垂直電荷転送チャネルに 読み出す。時刻T4にoRG1を低電位VL、RG1と し、水平CCDから遠い垂直電荷転送チャネルのチャネ ル電位を、時刻T2の時よりも低くオフ時のトランスフ ァーゲートの電位よりも高くする。期間T5で水平CC Dを駆動し、前フォトダイオード行の信号電荷を出力へ 転送し電圧に変換して出力する。この間、垂直電荷転送 チャネルに読み出された信号電荷は、垂直抵抗性ゲート で形成された電位勾配により蓄積ゲートまで転送され る。垂直電荷転送チャネルの両端のチャネル電位差は、 VH、RG1をVL、RG2よりも低電位にすること

で、 ϕ RG1と ϕ RG2の振幅の和以上の電位差を印加した時のチャネル電位差となる。時刻T6で ϕ RG2を低電位VL、RG2として蓄積ゲートからの障壁を高くし、期間T7で前述した期間T1のように信号電荷を水平CCDへ転送し、時刻T8から水平CCDで出力へ転送される。

【0023】図6は本発明の第2の実施例の固体撮像素 子の駆動方法を説明するための図であり、図7は時刻T 2、T4及びT6でのチャネル電位の分布を示す図であ る。この駆動方法を適用する固体撮像素子は第1の実施 例と同じ図1に示したものである。図6が図4に示した 第1の実施例と異なる点は、時刻T4でφRG2を高電 位VH、RG2とする点と、VH、RG1とVL、RG 2を同電位とする点である。図7に示したように時刻T 2でのチャネル電位の分布は垂直電荷転送チャネルに添 って一定である。この状態で、期間T3でフォトダイオ ードに蓄積された信号電荷を垂直電荷転送チャネルに読 み出す。したがって、画素が縮小されトランスファーゲ ートの電位が短チャネル効果により、垂直電荷転送チャ ネルのチャネル電位の影響を受ける場合でも、その読み 出し特性の不均一性を抑制できる。その他の駆動方法は 上述した第1の実施例と同様なので省略する。

【0024】図9は本発明の第3の実施例の固体撮像素 子の駆動方法を説明するための図であり、図8はその駆 動方法を適用する固体撮像素子の概略平面図である。図 8に示した固体撮像素子が図1と異なる点は、抵抗性ゲ ートと蓄積ゲートの間にゲートTGA108を設けた点 である。また図9に示した駆動方法が図4と異なる点 は、 ϕ RG 2 には常に高電位 VH、 RG 2 を与える点 と、期間T1にφRG1を高電位VH、RG1にすると 30 ともにTGAをオフして、期間T2にトランスファーゲ ートと垂直最終電極をオンするとともに蓄積ゲートをオ フする点である。ここでVH、RG2はVH、RG1以 上の高電位とする。ゲートTGAにより、垂直電荷転送 チャネルと蓄積ゲートを切り離せるので、フォトダイオ ードに蓄積された信号電荷を垂直電荷転送チャネルに読 み出す動作と、蓄積ゲートに蓄積された信号電荷を水平 CCDに転送する動作を同時に行なうことができる。水 平帰線期間の駆動に時間的な余裕ができるので、垂直抵 抗性ゲートの時定数を大きくすることができる。このこ とは、垂直抵抗性ゲートの抵抗を大きくでき、消費電流 を小さくできることを意味する。これ以外の動作は図4 と同様なので省略する。またこの実施例では、 φ R G 2 に常に高電位を与えているが、図4や図6で説明したよ うに

の

R

G

2

にパルスを印加して、

垂直電荷転送チャネ ルを傾斜させるのに必要な電位振幅をφRG1とφRG 2に振り分けて、各パルスの振幅を小さくする駆動方法 もある。

[0025]

【発明の効果】以上に説明したように本発明による固体 50

撮像素子の駆動方法によれば、垂直抵抗性ゲート電荷転送素子で信号電荷を転送する時に、水平レジスタから遠い端部の垂直電荷転送チャネルのチャネル電位を、信号電荷を読み出す時よりも低くできるので、蓄積ゲートや水平レジスタ電極の駆動振幅を大きくすることなく、出力のリセットドレイン電圧及び蓄積ゲートや水平レジスタ電極の駆動振幅を一定とした時には、垂直抵抗性ゲート電荷転送素子の電荷転送チャネルの勾配を大きくすることができる。これにより垂直抵抗性ゲート電荷転送素子での信号電荷の転送時間を縮められるので、より高いフレームレートで駆動することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の駆動方法を適用する、 固体撮像素子の概略平面図である。

【図2】図1のA-A'断面を示す図である。

【図3】図1のB-B' 断面を示す図である。

【図4】本発明の第1の実施例の駆動方法を示す図である。

【図5】図4の時刻T2、T4、T6及びT7の時の図3に示したB-B 断面のチャネル電位分布を示す図である。

【図6】本発明の第2の実施例の駆動方法を示す図である。

【図7】図6の時刻T2、T4及びT6の時の図3に示したB-B'断面のチャネル電位分布を示す図である。

【図8】本発明の第3の実施例の駆動方法を適用する、 固体撮像素子の概略平面図である。

【図9】本発明の第3の実施例の駆動方法を示す図である。

【図10】従来の固体撮像素子の概略平面図である。

【図11】従来の固体撮像素子の単位画素付近を示す平 面図である。

【図12】図11のD-D'断面図である。

【図13】(a)は図10のC-C'断面図であり、

(b) はその断面でのチャネル電位分布を示す図である。

【図14】従来の固体撮像素子の駆動方法を示す図である。

10 【符号の説明】

1、101 フォトダイオード

2、102 電荷転送チャネル

3、103 垂直抵抗性ゲート

4 蓄積電極

5、105 垂直レジスタ

6 ブルーミング抑制ドレイン

7 ブルーミング抑制ゲート

8、108 ゲートTGA

9、109 蓄積ゲート


10 ゲートTGB

12

11、111 水平CCD	106	トランスファーゲート
12、112 出力	110	垂直最終ゲート
13 nウェル	113	第1のnウェル
14、114 p+ チャネルストップ	115	第1のpウェル
15 p型シリコン	121	第2のpウェル
16、116 遮光膜	122	第2のnウエル
17、18、19、117、118、119 酸化胆	莫 123	n 型シリコン
20、21 電荷の流れを示す矢印	124	p+ 層
25 水平CCD電極	1 2 5	水平CCD電極
101 トランフフョーゲート 電体		


[図1]

103 102 7 RGI




[図2]


【図3】




【図7】





【図5】




[図4]









【図6】




【図11】




【図12】



【図9】



【図13】



[図14]

